闪迪专利提出3D堆叠架构：计算芯片直接集成NAND/CMOS之上

闪迪近日披露一项专利，提出基于CBA存储晶粒的3D堆叠架构，将GPU或AI加速器等计算芯片直接集成在NAND/CMOS逻辑存储单元之上，并置于中介层，周围堆叠HBM芯片。

架构核心：计算与存储垂直整合

该专利中，计算芯片（如GPU、AI加速器）不通过传统封装方式独立放置，而是直接堆叠于NAND/CMOS逻辑存储单元的上方，并通过中介层连接。周围环绕的HBM芯片作为高速缓存层。

HBM负责高带宽低延迟访问，NAND层承担大容量读写与存储任务。

功能分工：HBM与NAND各司其职

• HBM：提供高带宽、低延迟的数据通道，适合频繁调用的计算中间数据。
• NAND/CMOS层：提供大容量非易失性存储，满足海量数据持久化需求。
• 中介层：作为互连基板，承载计算芯片与存储单元的电气连接。

该方案通过将计算单元直接嵌入存储堆叠，缩短了数据物理路径，理论上可降低访问延迟并提升整体能效。

3D分层架构提上日程，NAND与DRAM互补方案瞄准HBM容量瓶颈

一项旨在缓解HBM（高带宽存储器）容量受限问题的新架构设计被提出。目前单堆HBM容量约为32–64GB，而闪迪此前提出的HBF（混合键合闪存）架构通过TSV（硅通孔）技术垂直堆叠NAND，理论容量可达4TB，较HBM提升8–16倍。不过，该方案仍面临延迟与系统集成复杂度的挑战。

NAND与DRAM的特性差异与互补逻辑

相较于DRAM，NAND具备更高容量与更低成本，但其访问速度更慢。新架构通过3D分层设计，试图将二者的优势进行整合——在保持较高访问速度的同时，利用NAND的大容量特性弥补HBM的容量缺口。业内人士指出，这一方向本质上是对存储层次的一次重新平衡。

“新架构通过3D分层，实现了两者的完美互补。”——素材来源：界面新闻

TSV垂直互连技术拆解

TSV（硅通孔）是一种在芯片堆叠中实现垂直电气连接的技术。其原理是在硅衬底中刻蚀出微小通孔，填充导电材料（如铜），使上下层芯片之间直接传输信号，由此缩短互连路径并提升集成密度。闪迪HBF架构正是利用TSV将多层NAND裸片垂直堆叠，以达成TB级容量。

新架构面临的现实考量

尽管HBF方案在容量上较HBM有8–16倍提升，但素材中明确指出其仍“面临延迟与系统集成复杂度挑战”。新架构的3D分层设计能否在保持NAND容量优势的同时，将访问延迟压缩至可接受范围，仍是后续需要验证的关键环节。当前尚无具体商用时间表披露。