第二代AMD Versal Premium系列自适应SoC正式发布，核心型号集成LPDDR5X封装内存

第二代AMD Versal Premium系列自适应SoC已完成发布。该系列产品线涵盖多个不同版本，进一步扩充了FPGA与自适应SoC领域的硬件选项。

核心型号技术规格

第二代Versal Premium MoP作为本次发布的核心型号，在存储架构上进行了针对性升级。该型号首次集成了大容量、高带宽且低功耗的LPDDR5X内存。

核心型号集成LPDDR5X内存，实现Versal系列首次片上封装内存。

MoP封装技术说明

MoP全称为Memory on Package，中文直译为封装上内存。该术语指代将存储组件与处理器集成于同一封装体内的制造方式，本次发布标志着AMD Versal系列首次启用该片上封装内存路径。

• 产品系列：第二代AMD Versal Premium系列自适应SoC
• 核心架构：Memory on Package（MoP）
• 存储规格：大容量、高带宽、低功耗LPDDR5X
• 技术定位：Versal系列首次片上封装内存路径

参数组合与应用指向

大容量与高带宽特性的结合，配合低功耗设计，构成该核心型号在存储规格上的主要参数组合。片上封装内存方案的引入为自适应SoC提供了新的硬件实现路径，将直接作用于系统层面的存储调度与能耗控制。

AMD Versal自适应SoC面临内存供应挤压与客户选型权衡

当前RAM内存市场供应处于空前紧张状态。AI数据中心集中消耗了绝大部分产能与供应资源，直接推高内存成本与终端价格。厂商、客户及消费者在硬件选型时的可用空间受到显著压缩。

嵌入式场景需求升级与资源瓶颈

伴随AMD Versal系列自适应SoC产品所对应的嵌入式市场向智能化与小型化演进，设备对内存的依赖程度持续加深。传统应用场景与AI大模型部署均表现出对内存资源的高度渴求。

客户不得不在内存性能、容量、空间乃至生命周期、使用环境之间进行纠结和权衡。

技术名词释义与选型逻辑拆解

自适应SoC指代文中提及的AMD Versal系列核心硬件，其命名体现芯片可根据负载动态调整资源调度。在嵌入式设备小型化进程中，该架构需依赖额外内存扩展以维持运算效率。

• 性能指标与物理容量需在有限主板空间内达成平衡
• 产品生命周期跨度要求内存规格具备长期供货保障
• 复杂使用环境对内存稳定性提出额外约束条件

内存资源向AI算力端集中倾斜，直接挤压了嵌入式终端的采购预算。硬件制造商需在有限成本框架内重新规划内存规格，以保障产品交付与后续维护周期。

AMD Versal Premium系列聚焦嵌入式市场突破方向

内存产业供给结构变化推动嵌入式领域寻求新方案。AMD Versal Premium系列产品的技术演进，正对准主流嵌入式应用场景的需求空白。

早期HBM产品参数与定位

2018年AMD推出Virtex UltraScale+ HBM FPGA，该芯片集成16GB HBM，带宽达到460GB/s。2022年发布的Versal HBM自适应SoC进一步扩容，内置32GB HBM，可提供840GB/s高带宽。

上述两款产品均明确面向数据中心市场部署。

技术瓶颈与工况限制

过往HBM方案在供应链与物理特性上存在明确边界。相关产品未涵盖10-15年的超长生命周期供货支持，亦未通过0℃以下的低温环境认证。

• 高功耗与高发热特征增加散热设计难度
• 物理封装特性导致设备小型化进程受阻

专业术语解析与口径说明

HBM即高带宽内存，指代通过堆叠封装架构实现大容量与高带宽集中的存储技术。材料显示，该方案在过往高性能设备中凭借高集成度成为优选，但当前产能已全面服务于数据中心AI市场。

市场挤压与产品转向

DDR与LPDDR在消费级内存领域的空间遭到严重挤压。主流嵌入式市场因此产生明确的技术替代需求。AMD Versal Premium系列的发展方向，正是针对这一缺口进行布局。产业重心向特定场景倾斜，将直接加速非数据中心领域对长周期与低工况敏感型存储方案的验证进程。

第二代AMD Versal Premium系列发布：集成LPDDR5X与PCIe 6.0接口

AMD正式推出第二代Versal Premium系列产品。该系列在延续上一代成熟架构的基础上，针对数据传输速率与内存封装形态进行多项硬件规格升级。

接口规格与传输协议迭代

新芯片完整保留第一代产品的既有特性，涵盖32G NRZ、PCIe 5.0、Arm子系统、112G SerDes GTM、600G以太网以及400G加密模块。第二代版本在此基础上实现接口与协议的双重更新。

• 支持PCIe 6.0标准
• 集成128G SerDes GTM2通道
• 兼容DDR5与LPDDR5X内存规格
• 引入64Gbps CXL 3.1协议及内存池化功能

封装形态创新与协同应用

此次同步亮相的第二代AMD Premium MoP采用了全新的整合封装方案。AMD首次将LPDDR5X内存直接整合封装于芯片内部，使整体模组在尺寸上更为紧凑。

与AMD EPYC处理器配合使用时，PCIe 6.0与CXL 3.1协议可构建高速数据传输通道，直接服务于数据密集型应用场景。

文中提及的内存池化指将分散的内存资源进行统一管理与逻辑整合。结合CXL 3.1的64Gbps传输带宽，系统可根据负载需求动态分配内存容量。该配置组合可直接降低数据密集型应用的处理延迟。

第二代AMD Versal Premium推出三款版本 全系列增设PCIe控制器

第二代AMD Versal Premium产品线明确划分三种硬件架构版本，针对终端设备的空间余量与数据存储需求提供差异化方案。全系列机型在互联能力上实现统一升级，均额外引入第三个PCIe控制器，与原有的两套PCIe 6.0 x8通道共同构成扩展基础。

独立DDR5架构适配宽余空间场景

编号VSVA3224的版本采用SoC搭配独立DDR5内存的设计。该架构支持将内存直接焊接至PCB，或配置独立的RDIMM插槽。系统最多可安装四条内存模块，运行频率上限为6400MT/s，最大可用容量达512+GB。该配置主要面向安装空间不受限制且对内存总量有较高要求的设备。

分立LPDDR5X方案强化高频吞吐

编号2VP3602的版本整合SoC与独立LPDDR5X内存。最多八颗LPDDR5X芯片与SoC并排焊接于PCB板面。内存控制器采用32-bit单通道设计，单颗规格为4GB（32Gb），总计容量上限为32GB。该版本内存频率设定为8533MT/s，对应系统带宽为270GB/s。

封装式LPDDR5X版本（编号2VP3622）在保持32GB总容量的前提下，将内存颗粒数量缩减至四颗，单颗容量提升至8GB（64Gb）。

MoP封装方案实现高密度集成

编号2VP3622采用SoC结合封装LPDDR5X内存的结构，整体体积最为紧凑。该方案升级至64-bit双通道架构，内存频率进一步提升至9000MT/s，最终实现288GB/s的数据带宽。相较于分立LPDDR5X版本，双通道位宽与更高时钟频率的参数组合，直接推高了数据交换上限。

MoP指代封装内存架构，该设计将内存颗粒与SoC集成于同一封装体内，以压缩物理布局。不同版本在通道位宽、频率与容量上限上的参数区隔，为工业及通信设备在结构限制与算力调度之间提供了明确的硬件匹配依据。

• VSVA3224：独立DDR5架构，支持RDIMM插槽或PCB直焊，最高容量512+GB，频率6400MT/s。
• 2VP3602：分立LPDDR5X架构，32-bit单通道，最多8颗芯片，带宽270GB/s。
• 2VP3622：MoP封装架构，64-bit双通道，最多4颗芯片，带宽288GB/s。

第二代Versal Premium MoP封装结构展示 内部集成四颗LPDDR5X内存

第二代Versal Premium MoP采用上下双层物理布局。上方部署SoC计算芯片本体，内部已完成LPDDR5X内存控制器集成。下方固定四颗LPDDR5X内存芯片。

封装内互连替代主板布线

该方案内置经过预验证的封装内LPDDR5X内存接口。SoC与内存的数据通路无需在PCB上另行布线。此机制直接削减硬件开发步骤，并达成系统成本优化。

内存与基板物理间距压缩至0.4毫米。该参数显示信号传输路径大幅缩短，有助于降低线路延迟并维持高传输效率。

MoP架构技术逻辑拆解

MoP指在单一封装体内垂直集成计算核心与存储颗粒。依据本次展示的结构，该方案通过缩短电气连接距离，将原本分散于主板层面的内存互连任务迁移至封装内部。

这种紧凑架构降低了信号衰减风险，为需要高带宽内存支持的计算设备提供了更简化的硬件部署方案。

第二代Versal Premium MoP采用封装基板直连架构替代中介层

第二代Versal Premium MoP在封装设计上实现路径调整，通过封装基板直接连接超级逻辑区域与LPDDR5X内存，摒弃了传统中介层与转接板方案。

互连路径与封装技术差异

对比早期的Versal HBM平台，其超级逻辑区域（SLR）与高带宽内存（HBM）的互连依赖堆叠硅互连技术（SSIT）或芯片-晶圆-基板封装技术（CoWoS）。

该方案需通过中介层完成信号桥接。第二代Versal Premium MoP改变这一物理链路，取消中介层设计，将SLR与LPDDR5X直接锚定于封装基板上。

架构简化带来的工程优势

该设计使制造环节更简单，扩展能力更灵活，同时为供应链调度提供了更高便利度。

• 制造简化：中介层本身具备较高的制造复杂度与成本门槛，直连方案有效规避了相关瓶颈。
• 扩展灵活：取消转接板后，内存布局调整不再受限于固定中转结构。
• 供应链便利：减少特殊封装材料依赖，保障整体交付稳定性。

封装流程逻辑拆解

传统路径依赖“芯片—中介层—基板”的三级堆叠模式，信号需跨越多层物理界面。直连架构将层级压缩为“芯片—基板”二级模式，省去了转接板与中介层的额外对准工序。

封装架构向基板直连演进，直接削减了高成本封装环节的工艺负担。该路径调整有望降低系统集成门槛，为内存密集型设备的量产交付提供稳定支撑。

LPDDR5X内存MoP集成方案面积缩减60%优化设备空间布局

在服务器与计算设备的底层硬件设计中，内存封装形式的演进直接决定了主板的空间利用率。针对LPDDR5X内存的部署，独立集成与封装集成（MoP）两种方案在物理占位上呈现出显著差异。

面积测算与空间释放

依据实测数据，传统独立方案的整体占据面积达到7918平方毫米。该面积由55×55平方毫米的SoC与单颗12.4×8平方毫米的内存芯片共同构成。切换至MoP集成方案后，整体封装面积收敛至3162.5平方毫米（55×57.5平方毫米），物理空间占用直接下降60%。

独立方案总面积107×74＝7918平方毫米，MoP方案总面积55×57.5＝3162.5平方毫米，缩减幅度达60％。

主板设计与运维效能提升

面积的精简为设备内部组件的堆叠提供了冗余空间。厂商可利用释放出的主板区域安装OCP网卡或半高半长PCIe扩展卡，亦能进一步压缩整机外壳尺寸。

在电路板制造层面，该方案移除了外部板级内存接口。这一改动同步降低了PCB层数需求，压缩了设计与验证周期的工作量。

针对维护场景，PCB底部间距维持0.4毫米标准，而用户操作面间距放宽至0.92毫米，降低了硬件更换与检修的门槛。

• 消除外部板级内存接口，降低PCB层数与设计验证工作量
• 用户操作间距扩大至0.92毫米，简化维护流程
• 释放空间支持OCP网卡与半高半长PCIe扩展卡部署

MoP集成方案指将内存芯片直接封装于逻辑芯片基板结构上，取代传统板级连接方式。空间占比的大幅压缩与接口简化，将直接降低主板设计复杂度，为高密度设备的扩展布局提供结构支撑。

第二代AMD Versal Premium MoP提供预验证方案 设计周期最多缩短数月

第二代AMD Versal Premium MoP通过单一完整架构，为客户提供已架构、已设计、已验证的方案。该产品凭借更高的集成度与更小的封装尺寸，重新定义了硬件研发起点。

单一架构与封装升级

该方案采用更简化的整体设计思路，将复杂系统浓缩于单一架构之中。客户获取产品后，无需进行元器件选型与认证，可直接切入设备层面的开发工作。

底层验证环节全面移除

传统硬件开发通常需经历分散的底层验证流程。第二代AMD Versal Premium MoP直接交付预验证方案，使企业跳过多项基础设计环节。

客户无需单独设计内存架构与接口、原理图布局与设计，以及电源与信号完整性分析等环节。

该方案将原本独立的验证节点整合至出厂前，形成标准化交付体系。具体移除的研发步骤包括：

• 内存架构与接口独立设计
• 元器件选型与合规认证
• 原理图布局与板级设计
• 电源管理与信号完整性分析
• 板级系统验证测试

MoP在此处指代通过单一架构封装的模块化硬件，将内存、接口、电源管理等底层要素进行前置集成。设计周期最多缩短数月，意味着企业可将底层验证时间转移至核心功能开发，实现产品上市节奏的显著前置。

第二代AMD Versal Premium MoP提供15年内存生命周期与400G加密引擎

第二代AMD Versal Premium MoP在环境适应性与底层安全架构上完成技术迭代。该产品将工业级宽温运行区间设定为-40℃至110℃，并依托集成封装特性与多项加密协议，构建针对苛刻部署场景的防护体系。

宽温适配与长周期内存供应

在硬件可靠性层面，该模块通过JEDEC标准兼容的LPDDR5X内存组件保障长期稳定运行。此类组件的生命周期设定为15年，旨在降低供应链中价格波动与缺货风险。宽温设计使设备在极端物理环境下仍可维持性能输出。

“通过采用JEDEC标准兼容的LPDDR5X内存组件，生命周期更是长达15年之久，可以大大降低内存供应、价格波动的风险。”

封装隔离与多层级数据防护

安全机制的核心在于MoP集成封装的物理阻断能力。该封装结构使外部攻击路径无法触及内存接口。针对数据流转环节，产品部署了PCIe 6.0标准下的完整性与数据加密（IDE）特性，于链路层对传输数据进行保护。

静态存储环节则依赖集成控制器中的DDR内存加密功能。该功能在保护数据的同时不占用可编程逻辑资源。配套的硬化400G高速加密引擎负责高带宽安全处理，确保吞吐性能不受加密流程影响。

• 物理层：集成封装阻断外部攻击向内存接口渗透
• 链路层：PCIe 6.0 IDE特性保护传输中数据
• 存储层：DDR内存加密保障静态数据安全
• 处理层：400G高速加密引擎维持高吞吐量

MoP（Memory on Package）指将内存组件与核心芯片集成于同一封装体内的技术路线。依据素材逻辑，该架构通过物理内化接口缩减了暴露面。长周期供应与链路加密的结合，有助于压缩企业硬件迭代频率与维护成本。

第二代AMD Versal Premium MoP适配音视频与测试测量应用

第二代AMD Versal Premium MoP器件在音视频广播与测试测量场景具备明确的应用指向。该芯片通过带宽优化与接口配置，匹配高密度处理与快速部署需求。

音视频广播场景的数据处理逻辑

该器件为音视频与广播领域提供高带宽支持，主要面向多通道视频与实时AI视频处理需求。系统架构涵盖IP交换与ST 2110协议支持，并延伸至摄像与成像环节。

高带宽通道为多通道视频与实时AI视频处理提供数据基础。IP交换与ST 2110协议结合，用于完成摄像与成像环节的信号调度。上述技术组合构成高密度视频处理的核心路径。

测试测量领域的硬件适配方案

在测试与测量方向，该器件适配标准3U PXI机箱规格。受行业竞争环境影响，终端客户普遍将缩短产品上市周期作为核心诉求。市场对下一代连接技术的演进保持积极预期。

器件内置收发器与双PCIe 6.0 x8通道形成组合架构，用于搭建面向后续技术迭代的测试平台。该配置直接应用于PXI/PXIe仪器、无线测试仪、示波器与分析仪等设备。

收发器搭配双PCIe 6.0 x8通道，旨在构建面向未来的测试平台，以匹配客户对快速上市与新一代连接技术的需求。

• PXI/PXIe仪器
• 无线测试仪
• 示波器与分析仪
• 信号生成和任意波形发生器(AWG)

固定机箱尺寸与高速接口的组合，使设备供应商能够在既定物理空间内完成性能升级，进而压缩研发验证阶段的时间成本。

AMD Versal Premium系列明确2026至2027年双版本量产与工具链更新时间表

AMD Versal Premium系列芯片的最新研发进度已对外公开，明确划分MoP与非MoP两条技术路线的交付节点。配套的开发工具与早期文档资源也同步制定了推送计划。

硬件交付节点实行双轨并行

MoP版本样片计划于2026年第四季度推出，大规模量产供货定于2027年第三季度。

非MoP标准版在运行速度上具备更高指标，样片现已对外提供。其量产供货时间设定为2026年第四季度。

非MoP版本量产节点较MoP版本提前三个季度，硬件交付节奏呈现明显的差异化排期。

软资源与开发工具适配逻辑

早期技术文档目前已正式发布。因MoP与非MoP版本在SoC芯片底层设计上采用统一架构，现有文档内容可实现跨版本通用。

针对开发工具Vivado，非MoP版本的Beta 2测试版现已开放下载。正式版工具将专门适配MoP版本，发布窗口锁定在2026年第三季度。

• 文档通用性：基于SoC芯片一致性设计，降低双版本并行开发的资料检索成本。
• 工具链节奏：测试版先行覆盖非MoP路线，正式版滞后三个季度对齐MoP硬件量产周期。
• 交付推演：软件资源先行发布，为硬件样片测试与最终量产预留完整的调试窗口。

基于现有排期数据，非MoP版本的量产进度较MoP版本提前三个季度，表明该路线在前期验证阶段已优先完成节点打通。双版本共享底层架构的设计，直接减少了早期文档与工具链的重复开发投入。应用端可依据此时间差，优先规划高吞吐场景的部署路径。