三星电子HBM4E可靠性测试良率突破70% 下一代DRAM工艺研发推进

据IT之家7月1日消息，三星电子在完成第六代高带宽内存（HBM4）的量产后，其在第七代产品HBM4E以及下一代DRAM的研发进度上获得新进展。该信息来源于X平台博主@jukan05的报道。

HBM4E良率已达70%以上

三星电子首席技术官（CTO）兼半导体研发中心社长Song Jai Hyuk近日在一场内部高管简报会上透露，HBM4E的可靠性测试良率（合格品率）已提升至70%以上。

“HBM4E 的可靠性测试良率（合格品率）已提升至 70%以上。”

下一代DRAM工艺竞争态势

除HBM4E外，三星在下一代10纳米级第七代（D1d）DRAM工艺的研发上，被指相比竞争对手已占据优势。这一工艺被视作DRAM技术路线图中的关键节点。

HBM系列内存主要用于高性能计算、AI加速器等场景，通过垂直堆叠多层DRAM芯片来提供极高的带宽。从HBM4到HBM4E的演进，通常意味着在带宽密度或能效比上实现进一步提升。

目前三星电子在HBM市场的竞争格局中，正在加速推进从HBM4量产到HBM4E验证的迭代节奏，同时通过D1d工艺布局下一代高频内存解决方案。

三星HBM4E良率突破70% D1d工艺计划11月通过PRA

三星电子设备解决方案（DS）部门内部高管简报会于6月30日举行，部门负责人Song Jai Hyuk在会上透露，HBM4E的可靠性测试良率已提升至70%以上。行业通常将80%或更高的良率视为“成熟良率”阶段，而HBM4E目前仍处于可靠性测试阶段，突破70%表明研发已步入稳定轨道。

HBM4E研发进展与客户送样

今年2月，三星电子在业内率先开始量产出货HBM4。随后于5月29日，三星公布了12层堆叠HBM4E产品的详细技术规格，并向主要客户送样。HBM4将搭载于英伟达今年下半年推出的AI加速器Vera Rubin上；HBM4E作为其升级版，计划用于英伟达明年推出的Vera Rubin Ultra等下一代AI加速器。随着主要客户的样品评估工作顺利推进，业内认为三星面向量产的研发工作进展顺利。

“HBM4E的可靠性测试良率已提升至70%以上。”—— Song Jai Hyuk

D1d工艺瞄准11月PRA节点

下一代DRAM的工艺研发据称也进展顺利。Song Jai Hyuk评估认为，D1d工艺的技术竞争力已领先于竞争对手，并透露目前正以今年11月通过“生产准备就绪审批（PRA）”为目标加紧研发。PRA是产品出货前进行的最后一轮内部质量评估，通过全面验证良率、性能和生产率来判断是否具备量产可行性，一旦通过即可全面转入量产体系。D1d是三星电子计划从下一代HBM5（第八代）开始采用的核心DRAM工艺。业界预测，如果D1d研发按计划推进，不仅将利好下一代DRAM自身，还将对HBM5及后续产品的竞争力产生积极的拉动效应。随着HBM4E的研发成果与D1d工艺逐步稳定，外界普遍认为三星电子在下一代AI内存赛道中的技术竞争力将得到进一步巩固。

内部薪酬问题引发抱怨

然而在简报会后，三星研发（R&D）部门内部也出现了一些针对研发人员职责和薪酬结构的抱怨。据称，有员工提出公司需要更积极地认可研发部门的贡献。此前，三星电子劳资双方同意为DS部门设立“特殊经营绩效奖金”，资金来源于业务利润（营业利润）的10.5%。然而，即便同样身处DS部门，内存业务部与包括研发中心在内的公用部门，以及非内存（系统LSI和晶圆代工）业务部之间的奖金差距依然巨大，要求改善薪酬结构的呼声正在日益高涨。