Cadence AI工具认证通过英特尔18A-P和14A制程节点

7月28日，IT之家报道，Cadence宣布其AI驱动型数字化和定制参考工具在英特尔代工的Intеl 18A-P和Intel 14A两个先进制程工艺节点获得认证。

认证覆盖领域与技术支持

Cadence声明，此次认证为客户提供一条全面的数字和定制设计支持路径，包括先进封装支持和电源传输优化流程，应用范围涵盖AI、高性能计算、移动设备及未来航空航天领域。

字面解释"AI驱动型数字化和定制参考流程"：这是一种利用人工智能技术来支持芯片设计的数字化工具集合，用于自动化和优化定制流程。

认证还涉及"先进封装支持"，意思是对芯片封装技术进行的专门优化，以提升集成度；而"电源传输优化流程"则聚焦于改善芯片电源分配效率。

合作与应用扩展

Cadence与英特尔的此次合作，强化了其在高端芯片设计工具领域的市场地位，预计将推升客户在多领域中的设计效率和可靠性。 html

Cadence扩大与英特尔代工合作范围，实现在AI与先进封装领域的深度整合

2026年6月9日，半导体设计自动化（EDA）工具提供商Cadence宣布，其与英特尔代工服务在联合设计套件领域的合作项目进一步扩展至全面AI驱动的实现、验证及签核能力领域，共同开发了基于EMIB/EMIB-T技术的先进封装参考设计流程。

全栈AI驱动设计生态的横向扩展

Cadence最新合作内容覆盖了其AI增强型实现系统、全流程验证平台及跨域签核工具，包括逻辑综合、物理布局布线阶段时功耗控制、物理可达性Verification、可靠性建模以及定制电路设计环节。此次合作超越了单一技术整合，在业内体现了领先的EDA软件平台与先进制程代工厂之间综合套件级的协同设计。

EMIB/EMIB-T技术路线的参考流程联合开发

双方合作建立的支持多芯片集成架构的封装设计框架，其新特性集中体现在以下关键突破：

• 创新采用直通式设计链，彻底取消传统EDA与封装工具间的阻断性数据格式转换
• 首次支持在同一设计平台下进行前端逻辑与后端三维集成的平行开发模式
• 通过早期阶段导入热分析、信号完整性及电源网络稳定性仿真，显著降低后期制造风险

业内专家分析认为，这一示范性工作流程不仅为先进封装设计提供了可复用架构，也为晶圆级与系统级跨层面协同优化建立了标杆案例，被认为是应对当前复杂封装挑战的关键技术突破口。

据悉联合开发流程支持对FinFET、纳米片晶体管及其他第三代互连结构的全栈集成，为实现超越传统封装的技术路径提供了坚实基础。