三星电子宣布实现栅极间距42纳米3D堆叠晶体管结构 相关论文获选VLSI研讨会最佳论文

三星电子于6月17日对外披露，其半导体研发中心的研究人员成功构建了全球首个栅极间距为42纳米的3D堆叠晶体管结构。同一时间，关于该突破的论文已被2026年VLSI研讨会列为最佳论文，该研讨会将在日本京都举办。

技术指标与论文获选同步公开

此次公布的3D堆叠晶体管结构，将相邻晶体管栅极之间的距离压缩至42纳米。栅极间距是衡量晶圆上晶体管集成密度和控制精度的关键尺寸参数，间距数值越小，通常意味着在相同面积内可容纳的晶体管数量越多。

研究成果的学术价值也得到快速认定。主办方决定，把最佳论文的资格提前授予这篇技术论文，而正式的会议交流将安排在2026年京都VLSI研讨会上进行。VLSI研讨会是半导体与集成电路设计领域的专业国际会议，聚焦前沿制造工艺与电路技术。

研发主体与结构形态

本次发布的技术成果归属于三星电子半导体研发中心。该中心作为三星电子内部承担核心制程探索的机构，此次在三维晶体管集成路径上给出了新的实现方案。

3D堆叠晶体管结构指的是将传统平面晶体管沿垂直方向进行多层堆叠，其目的是在平面微缩之外开辟另一条提升单位面积性能的路径。三星方面未进一步披露该结构的材料构成与具体制造步骤，但明确其栅极间距做到了42纳米这一节点。

目前业界关注点在于，该结构若走向量产，可能为移动处理器、高带宽存储器等产品带来更紧凑的逻辑或缓存单元设计思路。

三星电子并未在本次公告中给出该项技术的商用化时间表，也未提及与现有制程节点的直接对应关系。

三星电子研究团队将垂直堆叠概念从存储半导体延伸至逻辑芯片

三星电子半导体研发中心的一项研究，将此前在NAND闪存和DRAM中验证的垂直堆叠架构，扩展到了逻辑半导体领域。该探索意味着，长期应用于存储芯片的三维集成路径，正在向处理器等逻辑器件渗透。

从存储到逻辑的路径迁移

垂直堆叠概念在存储产品中已有成熟落地。在NAND闪存方面，三星电子通过V-NAND技术突破了平面工艺下的容量限制；V-NAND是一种将存储单元垂直堆叠的立体架构，解决了传统二维缩放遇到的存储密度瓶颈。

在DRAM领域，高带宽内存（HBM）通过堆叠多颗DRAM芯片并在内部互联，大幅提升了数据传输速率，使其在人工智能时代成为核心内存方案。

“回顾多位资深研究人员的开发历程，他们通过垂直堆叠结构突破了面积限制，NAND闪存中的V-NAND和DRAM中的HBM是典型代表，这一发展趋势已自然延续到逻辑半导体。”——三星电子半导体研发中心权旭贤

此次研究的直接意义在于，将上述已验证的立体集成思路，导入逻辑半导体设计。逻辑半导体负责执行运算与控制，其性能提升过去多依赖工艺微缩，但二维面积缩减空间趋紧后，垂直堆叠成为新的探索方向。

三星电子研发中心的这一评估，显示出存储领域的工程经验正被系统性地引入到系统半导体路线图中。基于该路径，逻辑芯片有望在单位面积内集成更多晶体管，从而在算力密度上获得增益。

三星电子实现42纳米栅极间距 采用晶体管垂直堆叠新结构

三星电子半导体研发中心在一项新研究中，将晶体管的栅极间距缩减至42纳米，低于当前业界已知的48纳米最小值。研究团队同步实现了上下晶体管直接连接的结构，这在全球范围内尚属首次。

从平面到垂直的结构转换

现有逻辑半导体通过在平面并排放置晶体管来提高集成度。随着器件间距不断缩小，防止电干扰的难度显著增加，小型化正触及物理极限。业界开始将关注点转向通过上下堆叠半导体来提升性能的新一代结构。

三星电子半导体研发中心TL郑永彩对此解释，当晶体管间距持续微缩，绝缘体随之变薄，在低于一定水平后绝缘效果将会消失。若将器件垂直升起，水平方向面临的限制便不复存在。他将这一转变类比为密集的单户住宅区演变成多层综合建筑。

关键技术指标与应用方向

权旭贤表示，42纳米是业界迄今为止实现的最小晶体管尺寸。除了在间距上的突破，直接连接上下晶体管的新结构也进一步提升了集成度。这一垂直堆叠方案允许在相同面积内容纳更多晶体管。

“通过应用垂直堆叠结构，可以在相同面积内放入更多晶体管，这适合实现AI时代客户对更小面积、更低功耗和更高性能的需求。”三星电子半导体研发中心首席研究员黄东勋说。

所谓栅极间距，是指晶体管中栅极结构之间的中心距离，这一指标直接关系到芯片内部晶体管的排列密度。间距数值越低，通常意味着在单一芯片上可集成的晶体管数量越多。

研究人员预计，该技术将有助于增强人工智能和高性能计算领域的半导体竞争力。从市场层面看，满足更小面积、更低功耗与更高性能的需求，正是当前AI芯片设计持续追求的方向。

后续研究与商业化路径

基于此项研究，三星电子计划继续开展面向实际产品应用的后续工作。权旭贤将现阶段的成果比作制作砖块的环节，未来团队将如同用砖块建造房屋一般，持续推进商业化研究。

三星电子半导体研发中心是三星电子旗下负责前沿芯片技术探索的机构，其研究范围覆盖逻辑半导体、存储器等核心领域。此次发布的研究成果属于逻辑半导体的基础技术层面探索。