闪迪专利探索将NAND与计算单元堆叠 以缓解存储系统瓶颈

随着AI计算需求的快速增长，存储系统瓶颈正进一步显现。近日，闪迪（SanDisk）披露的一项专利显示，其正探索将NAND闪存与计算单元堆叠在单芯片封装中的方案，以缓解当前HBM供应紧张、容量受限及延迟等问题。

专利方案聚焦单芯片封装

据闪迪专利描述，该方案的核心在于将NAND闪存芯片与计算单元整合进一个单芯片封装内。这一设计旨在通过缩短数据物理传输距离，提升系统整体效率。

专利中提及，堆叠技术有望解决HBM当前面临的供应紧张、容量受限及延迟等问题。

在现有的AI计算架构中，HBM（高带宽内存）常作为GPU等计算单元的高速缓存，但其供应链紧张和容量上限已成为制约性能增长的瓶颈。

NAND闪存与HBM的差异

NAND闪存是一种非易失性存储介质，数据在断电后仍能保留，广泛应用于固态硬盘（SSD）中。相比之下，HBM属于易失性内存，断电后数据会丢失，但数据吞吐速率更高。

专业人士指出，通过将NAND闪存与计算单元直接堆叠，可在不依赖外部接口的情况下，实现更低延迟的数据存取，从而为计算密集型任务提供更稳定的存储支撑。

对行业的影响

如果该技术成功落地，AI服务器和高端计算系统的内存架构可能会更偏向于整合型设计，减少对外部HBM供应的依赖。闪迪作为存储芯片领域的参与者，其专利布局显示了行业在解决存储墙问题上的新尝试。

• 技术方案：NAND闪存与计算单元堆叠在单芯片封装中
• 目标缓解问题：HBM供应紧张、容量受限、延迟
• 当前阶段：专利披露，未公布实际产品时间表

闪迪最新专利：在计算芯片下方集成NAND存储，HBF容量可扩展至4TB

AI加速器与GPU当前普遍依赖HBM提供高带宽内存支持，但HBM面临产能紧张、成本较高、单堆栈容量有限等约束。目前HBM单堆栈容量约为32GB至64GB，且通常与主芯片并置，数据传输仍存在一定延迟。NAND闪存具备更高容量和更低成本优势，但传统方案中其距离计算芯片更远，传输速度明显低于DRAM和HBM。

HBF方案：参考HBM层级设计的闪存堆栈

为应对上述矛盾，闪迪此前提出高带宽闪存架构（HBF）。该方案参考HBM的层级设计思路，通过多个NAND层垂直堆叠，并使用TSV硅通孔进行互连，形成单一闪存堆栈。按照其规划，HBF容量可扩展至4TB，明显高于当前HBM水平。TSV（硅通孔）是一种垂直互连技术，允许芯片内部不同层之间直接导通，降低信号路径长度。

3D堆叠专利：计算芯片下方集成CBA技术NAND

在最新专利中，闪迪进一步提出3D堆叠方案。专利编号为US 12,430,274 B2，其核心思路是在主计算芯片下方集成基于CBA技术的NAND存储单元。该计算芯片可以是GPU或AI处理器，同时在同一中介层上继续配置HBM堆栈。CBA（互补位线架构）是NAND闪存中的一种存储单元组织方式，有助于提升密度与读取效率。

专利方案中两类存储在系统中的分工不同：HBM负责需要即时响应的数据处理，NAND则承担读写操作和更大规模数据集的存储任务。

分工逻辑：HBM与NAND各自承担不同角色

按照闪迪的规划，HBM与NAND在系统中各司其职：HBM因带宽高、延迟低，适合承载即时响应类数据；NAND则凭借容量大、成本低，负责存储大规模数据集及读写操作。该方案旨在平衡高速缓存与大容量存储之间的矛盾，若落地有望缓解AI计算中内存带宽瓶颈与容量限制并存的问题。

• HBM单堆栈容量上限：约32GB至64GB
• HBF方案规划容量：最高可扩展至4TB
• 专利涉及技术：3D堆叠、TSV硅通孔、CBA架构
• 应用场景：AI加速器、GPU、AI处理器

HBM与NAND融合技术方案仍处专利阶段 量产可行性待验证

一项旨在结合HBM高带宽与NAND大容量、低成本优势的存储技术方案，目前仍停留在专利阶段。该方案试图通过更宽的连接方式改善数据传输效率，同时降低成本和功耗压力。

技术设计：带宽与容量的折中尝试

从设计角度看，该方案将高带宽内存（HBM）与闪存（NAND）两种不同特性的存储介质整合在一起。HBM以高带宽著称，NAND则具备大容量与低成本特点，两者的融合意在兼顾性能与成本。

方案的核心在于通过更宽的连接方式优化数据传输，从而在系统层面降低整体功耗与制造成本。然而，这一设计并非简单的物理堆叠，而是涉及封装与内存控制器等环节的协同调整。

当前挑战：功耗、成本与量产难题

业内分析指出，该技术目前尚未进入工程验证阶段，关键瓶颈包括：功耗控制、制造成本、封装复杂度，以及同时集成NAND与DRAM后的量产可行性。这些因素均需要进一步的技术攻关来确认。

“这一技术目前仍停留在专利阶段。包括功耗控制、制造成本、封装复杂度以及同时集成NAND与DRAM后的量产可行性，仍有待进一步验证。”

行业观点：方向明确但商用尚早

业内普遍认为，这类方案展示了存储与计算更深度融合的方向，即通过异构集成打破内存与存储之间的性能瓶颈。不过，从专利到实际商用仍需跨越技术验证与成本核算等多道门槛，距离产品落地仍有较长时间。