三星披露NAND Flash路线图，计划2030年前后实现900至1000层SSD

IT之家6月24日消息，科技媒体Wccftech昨日（6月23日）发布博文，报道称三星方面已披露下一代NAND Flash发展路线图。按照规划，三星目标在2030年前后实现900至1000层堆叠的固态硬盘（SSD）。

路线图核心目标

根据路线图信息，三星将逐步提升3D NAND闪存的层数，最终指向900至1000层的高度。这一数值代表了当前存储行业在垂直堆叠技术上的远期挑战目标。

技术背景与解读

NAND Flash是一种非易失性闪存技术，通过垂直堆叠存储单元来增加单位面积内的存储容量。层数越高，相同尺寸的芯片所能容纳的数据量就越大。900至1000层堆叠意味着未来的SSD产品在容量和存储密度上将实现显著跨越。

“三星计划在2030年前后冲击900至1000层SSD”，该路线图显示出存储厂商对更高层数技术的长期投入。

行业影响简述

若该路线图顺利推进，未来SSD的存储能力有望大幅提升，进而满足数据中心、AI训练等场景对高容量、高带宽存储的持续需求。目前该计划仍处于远期规划阶段，具体实现路径有待后续技术节点验证。

三星公布NAND闪存路线图：计划2029年实现420层，2030年推进至560层以上

在6月14日至18日于美国夏威夷举行的2026年IEEE/JSAP VLSI技术与电路研讨会（VLSI Symposium 2026）上，三星公开了更完整的NAND Flash（闪存）路线图。根据幻灯片披露的规划，三星明确了未来数年内的层数演进目标。

层数演进时间表：从420层到1000层以上

按照路线图，三星计划在2029年实现420层NAND闪存解决方案，随后在2030年将产品推进至560层以上。这一规划显示出三星在垂直堆叠技术上的持续投入。

“在下一个十年初，继续把层数翻倍，迈向1000层以上产品，服务高容量存储场景。”

技术背景解读

NAND闪存的“层数”指的是存储单元在芯片内部的垂直堆叠层数。层数越高，意味着单位面积内可以容纳更多的存储单元，从而提升存储密度和容量，同时降低单GB成本。三星此次规划的560层以上产品，是对当前主流200-300层技术的重大跨越。

行业影响分析

如果三星能够按计划实现1000层以上NAND闪存，将极大推动数据中心、企业级存储及消费类大容量设备（如固态硬盘）的性能与容量上限。不过，路线图的实现仍依赖于后续制造工艺和材料技术的突破，目前尚无具体量产时间表披露。

IT之家附上相关截图如下：

• 三星在VLSI Symposium 2026上展示的NAND Flash路线图截图。

三星规划900至1000层闪存方案，计划通过CMB封装将QLC SSD提升至32TB

三星在技术路线中展示了900至1000层NAND闪存方案，计划采用CMB（单元多重键合）连接方式，在一颗芯片内封装2组450层单元。基于这一方案，当前8TB的QLC M.2 SSD有望提升至最高32TB。

技术路径：CMB连接与多层封装

CMB（单元多重键合）是一种芯片级互连技术，通过将多个存储单元垂直键合实现堆叠。三星计划在一颗芯片内集成2组450层单元，从而在不增大物理尺寸的前提下显著提升存储密度。

容量跃升：从8TB到32TB

QLC（四层单元）NAND闪存目前已在M.2接口形态的固态硬盘中实现8TB容量。借助上述多层封装方案，同一规格的QLC M.2 SSD最高可扩展至32TB，容量提升四倍。

这一路线规划意味着单芯片存储能力的大幅突破，有望为大容量固态硬盘在数据中心和个人计算领域的普及提供技术支撑。

路线规划：900至1000层方案在列

三星在展示的路线图明确标注了900至1000层NAND闪存方案，这一层级较当前主流数百层设计有明显跨度，但具体落地时间尚未公布。

• 方案核心：CMB连接技术
• 封装结构：单芯片内封装2组450层单元
• 最终产品：8TB M.2 SSD升级至32TB

三星指量产障碍包括晶圆翘曲与对准误差 将引入Upper Chuck Design与叠对校正技术

三星公司近日披露，在半导体量产过程中面临的主要技术障碍包括晶圆翘曲以及层间对准误差。为应对上述问题，该公司计划引入特定结构方案与校正技术进行优化。

量产工艺的主要挑战

晶圆翘曲是指晶圆在制造过程中因热应力或膜层应力不均而发生弯曲变形；层间对准误差则指多层光刻图案之间出现位置偏移。三星方面表示，这两项问题会直接影响芯片的良率与性能一致性。

“主要障碍包括晶圆翘曲和层间对准误差。”——三星

Upper Chuck Design 方案

针对晶圆翘曲，三星计划引入Upper Chuck Design方案。该方案通过对晶圆上方的夹具结构进行重新设计，以在工艺过程中施加均匀的约束力，从而控制翘曲幅度。

Overlay Correction 技术

为了降低层间对准误差带来的错位风险，三星将借助Overlay Correction（叠对校正）技术。该技术通过实时测量与反馈调整，补偿光刻过程中出现的图案偏移，提升多层结构的对准精度。

• 晶圆翘曲控制方案：Upper Chuck Design
• 对准误差解决方案：Overlay Correction（叠对校正）

从产业角度看，晶圆翘曲与对准误差是先进制程中常见的瓶颈，上述技术的引入有望为三星后续芯片量产提供工艺稳定性保障。