三星电子放缓CXL 3.1内存模组CMM-D商业化进程，量产时间指向2027年

据韩媒THE ELEC于7月7日援引业内人士报道，三星电子已调整其基于CXL 3.1标准的CMM-D内存模组商业化时间表。最新的开发计划显示，该产品预计将在2026年第四季度出样，并于2027年第一季度进入量产阶段。

CMM-D模组与CXL标准简介

CMM-D是三星电子开发的一种计算高速链路（CXL）内存模组，旨在通过CXL接口实现高效的内存扩展。CXL协议本身是一种开放标准，用于CPU、内存和加速器之间的高速通信，其中CXL 3.1版本为最新规格之一，支持更高的带宽和更复杂的拓扑结构。此次进度放缓，涉及到的CMM-D模组正是基于这一标准进行设计的。

商业化进程调整背景

业内人士指出，三星电子此次放缓CMM-D模组的商业化进度，可能反映了技术成熟度、市场需求或生态系统适配等多方面因素的考量。相较于此前市场预期的更早时间点，调整后的计划意味着该产品的实际落地将延迟至2027年。

根据报道，三星电子已重新评估了CMM-D模组的开发周期，将出样和量产节点分别设定在2026年底和2027年初。

对行业影响

CXL内存模组被视为数据中心和服务器领域的重要技术方向，能够帮助企业更灵活地扩展内存容量以应对高性能计算、AI推理等场景需求。三星作为该领域的主要参与者，其CMM-D产品进度的调整，可能影响相关服务器平台与内存生态的协同开发节奏。

三星推迟CXL 3.1内存控制器量产，PCle Gen6生态未成熟为主要原因

三星电子近期调整了其内存技术路线的实施节奏。据市场信息显示，该公司计划暂缓其基于CXL 3.1标准的内存控制器（CMM-D）的量产节点，并未急于将现有生产线迁移至新的技术平台。

HBM仍是市场重心，通用DRAM盈利能力稳固

这一决策背后有多重因素支撑。一方面，尽管通用DRAM产品在近期展现了良好的盈利能力，但高带宽内存（HBM）仍被视为当前内存市场的战略重心。三星电子需将资源优先集中于HBM领域，以应对持续增长的市场需求。另一方面，该公司已获得数量庞大的CXL 2.0标准CMM-D订单，这为其提供了稳定的业务流，使其无需在量产线上仓促进行技术迁移。

“CXL 3.1与PCle Gen6共享技术底层，但PCle Gen6当前未在企业/数据中心级领域建立足够完善的生态。”

PCle Gen6生态瓶颈：两大x86 CPU厂商产品未到位

市场分析指出，CXL 3.1标准与PCle Gen6标准共享技术底层，这意味着前者的大规模商用高度依赖于后者生态的成熟度。尽管目前已有NVIDIA的部分AI GPU和网络设备等产品支持PCle Gen6，但两大主流的x86中央处理器（CPU）制造商均尚未推出支持PCle Gen6规范的产品。

具体来看，AMD的EPYC“Venice”系列处理器尚未正式发布；而英特尔的“Diamond Rapids”平台更是要等到2027年才能面市。核心计算生态的缺位，是三星推迟CXL 3.1量产的最关键原因。

• CXL（Compute Express Link）：是一种开放性的互联标准，旨在实现CPU、内存、加速器之间高效的数据传输，提升数据中心的计算效率。
• CMM-D：指基于CXL标准的内存模块，可扩展服务器内存容量和带宽，而CXL 2.0与3.1版本则代表了技术迭代的不同阶段。