海力士美国招聘两个岗位 推进3D堆叠内存研究以求解端侧AI瓶颈

近日，海力士在美国发布两则新招聘信息，研究方向为“3D堆叠内存”设计，目标是从封装层面解决端侧AI的性能瓶颈。招聘要求明确规定，应聘者须具备与美国客户紧密合作的能力，结合招聘地点与过往合作记录，业内分析认为该客户很可能是苹果。

3D堆叠内存：封装技术加速端侧AI推理

3D堆叠内存是将存储单元通过垂直堆叠方式集成的封装方案，能够缩短芯片内部数据传输路径，降低延迟与功耗。在端侧AI应用中，这一设计有助于缓解处理器与内存之间的数据搬运瓶颈，提升AI模型在手机等终端上的运行效率。

招聘细节指向苹果

官方明确指出，必须是能够与美国客户紧密合作的优秀人才。

招聘岗位设在美国，且海力士过往曾长期为苹果供应存储芯片，市场普遍判断此次3D堆叠内存项目将直接服务于苹果的未来产品线。

封装层面创新或重塑终端AI生态

端侧AI性能受限于内存带宽与功耗，3D堆叠内存通过封装层级的改进，有望在不增加芯片面积的前提下提供更高带宽。若方案成熟，将加速AI应用从云端向移动端转移，推动更多本地化智能体验落地。

手机端侧AI实际运行不足一成 苹果指出内存读取成为瓶颈

手机行业在提升本地大模型应用体验时发现，尽管算力参数不断攀升，但端侧AI功能实际运行比例仅为十分之一左右。芯片数据处理速度受限于内存读取，导致连续生成任务时出现降速与发热现象。

“实际在端侧跑的AI功能还不到十分之一”

苹果公司在内部研究中得出结论：大模型连续生成场景下，速度瓶颈在于内存读取，芯片算得再快，数据送不过来也只能等待。这一发现推动厂商开始关注3D堆叠内存技术。

主流内存方案与封装逻辑

目前旗舰手机普遍搭载LPDDR5X规格内存。在封装方式上，业界广泛采用PoP叠层封装——手机处理器封装位于下层，内存封装直接堆叠在上方。这种结构在省空间的同时也限制了位宽的进一步扩展。

转向3D堆叠方案

基于苹果的分析，厂商正着手研究3D堆叠内存，试图通过垂直堆叠提升读取速度。现有方案中，算力等待数据的状况已制约端侧NPU的利用率，新架构若落地，有望改变本地AI任务高度依赖云端的局面。

端侧AI功能占比极低的现状，意味着用户难以真正体验到设备端的智能运算。内存读取速度的改善，可能直接决定未来终端设备的AI表现。

（图源：雷科技）就像上图这样，传统的PoP叠层封装，两者看似已经叠在一起，但是中间仍隔着基板、焊点和高速接口，本质上还是两个独立封装。内存只能通过数量有限的线路向处理器送数据，想增加带宽，主要靠提高每条通道的速度。而海力士这次要做的3D堆叠DRAM，思路就很直接：把内存外面的部分封装拆掉，让内存裸片直接压在处理器上，再在两块芯片之间做出大量垂直数据通道。至于具体怎么做，海力士还没公开。不过参考英伟达的HBM和AMD的3D V-Cache，我认为大致逃不过这几步：把芯片磨薄，在内部做出上下贯通的通道，再通过铜对铜连接直接把两层芯片接在一起。

AMD阐述3D堆叠连接优势：密度提升200倍 可大幅增加I/O数量

在处理器与内存之间的数据传输路径上，当前主流方案与新兴技术呈现出不同路线。AMD官方近日阐述其3D堆叠连接技术，称该方式可将连接密度提升至传统平面封装的200倍以上，从而大幅增加I/O数量，让处理器同时读写更多数据，并降低等待时间、传输功耗和占用空间。

现有LPDDR内存以提升单通道速率为核心

以普通LPDDR内存为例，美光将LPDDR5X的速率从7.5Gbps提高至10.7Gbps后，总读写带宽达到了85.6GB/s，较目前iPhone 17 Pro的76.8GB/s已有提升。这种方案主要依靠提高每条通道的速率来增加带宽。

3D堆叠：通过增加通道数量实现带宽跃升

AMD的方案则通过3D堆叠将通道数量从几十、几百根扩展至上千甚至更多。即便单条通道带宽固定，通道数量的数十上百倍增加也将使内存读写速度迎来相应的大幅提升。

AMD称，3D堆叠连接密度可达传统平面封装的200倍以上。

行业人士指出，两种路线各有侧重：速率提升适用于现有架构的渐进升级，而通道数量的增加可能为未来高性能计算所需的极高带宽提供另一种解决路径。

海力士推进“内存上处理器”，英特尔封装方案已降功耗40%

当前内存技术领域出现多条将内存更靠近处理器的集成路径。海力士正在探索将内存直接放置在处理器上的方案，但该项目处于早期，团队尚未完全组建。同类的技术还有d-Matrix验证中的3DIMC。

片上集成方案：3DIMC带宽达20TB/s

d-Matrix的三维集成内存计算（3DIMC）利用整片芯片表面建立垂直通道，实现高带宽连接。厂商宣称单堆叠可达到20TB/s带宽，传输能耗约0.3—0.4pJ/bit。不过该技术目前主要面向数据中心，手机等移动场景难以直接沿用。

已量产的HBM4带宽为2.8-3.3TB/s；d-Matrix 3DIMC单堆叠20TB/s，传输能耗0.3-0.4pJ/bit；英特尔封装内存最高降低40%整体功耗。

电脑端已有集成尝试

与手机端仍在探索不同，电脑领域已先行。英特尔前两年在酷睿Ultra 200V系列上尝试将LPDDR5X内存直接封装在处理器内，缩短了数据通道距离。这使得内存速度提升、延迟缩短，最高可降低40%整体功耗。同时，主板不再需要为内存单独预留位置，有助于设备内部更紧凑的设计，多余空间可容纳更大电池或增强散热。

不同应用场景的路径差异

从海力士的新方向与英特尔已落地方案的对比中，可以看到片上集成与封装集成的差异。海力士与d-Matrix的方案更激进，但目前尚处早期，而英特尔采取封装级集成已是成熟产品。手机与电脑的功耗、空间要求不同，决定了各自适合的技术路线。

内存与处理器之间的物理间距正在不断缩短，这将对系统性能与功耗产生直接影响。随着各厂商持续投入，不同技术路线将逐步展现其成效。

英特尔调整轻薄本内存策略：Ultra 200V封装内存固定容量，酷睿300系列开放配置

英特尔在最新轻薄本处理器产品线中采取两种内存设计方案。Ultra 200V系列使用封装内存，仅提供16GB与32GB两种容量，起步价约8500元；酷睿300系列则恢复独立内存，支持从12GB单通道到64GB双通道的灵活配置。

封装内存：空间与功耗的取舍

封装内存将内存颗粒直接焊接在主板上，不可更换。这种设计可节省内部空间并降低功耗，但也锁定了出厂容量。Ultra 200V系列仅16GB与32GB两个版本，厂商无法生产24GB或64GB配置，且维修时需整体更换主板，成本明显上升。

“Ultra 200V系列基本只有16GB和32GB两种选择，电脑一出厂，内存容量就彻底定死。”起步价被拉升至8500元左右，超过多数消费者对轻薄本4000-5000元的预期。

酷睿300系列：自由组合回归

酷睿300系列将内存控制器重新置于处理器外部，厂商可自主选择容量：下至12GB单通道，上至64GB双通道。这一调整简化了供应链规划，维修时仅需更换具体内存条，整体维护压力降低。

• 厂商可覆盖从入门到高端的多档配置。
• 消费级产品定价有望回落至更主流区间。
• 内存升级路径为后续使用提供灵活性。

业内人士指出，这一策略差异反映出英特尔对轻薄本市场定位的分化。Ultra 200V系列面向中高端，强调集成差异化；酷睿300系列则回归主流，以灵活配置降低产业门槛。

联想小新Pro 16 GT实机体验：酷睿Ultra5 338H核显进步弥补封装调整

联想小新Pro 16 GT配备酷睿Ultra5 338H处理器与32GB LPDDR5X内存。尽管取消了此前的一体化内存封装，理论上会对内存性能产生影响，但用户在实际使用中发现，本地AI相关任务的表现反而优于上一代Ultra 200V系列。

“没有了一体化封装，那内存性能必然会下降，本地AI性能多少会受到些影响。可我实际用下来，反而觉得Ultra 300系列的实际体验比200V时代更好。”

核显性能成主要原因

酷睿Ultra5 338H内置的Arc B370核显规模大于前代，性能提升显著。本地大模型、图片生成和语音工具通常调用核显进行加速，核显的优势直接提升了整体体验，弥补了内存速度方面可能存在的损失。

“核显性能却直接补了回来，跑模型、处理图片和做一些本地AI任务体验反而更好。”

对手机市场的启示

用户认为英特尔在处理器架构上的调整，可以作为手机厂商的前车之鉴。当单一硬件变化可能带来性能波动时，其他组件可以通过协同优化超越原有水平。

AMD X3D处理器：垂直缓存技术

AMD方面发布的X3D处理器采用了不同的思路。它将额外的L3高速缓存垂直堆叠在CPU核心上方，一颗处理器即可增加64MB缓存，使游戏常用数据得以留在处理器附近。

“游戏常用的数据可以留在处理器附近，显著降低反复读取内存的次数。”

两种技术路径从不同方面提升算力：英特尔强化核显以支持本地AI负载，AMD通过扩大缓存以减少内存依赖。这反映出当前处理器设计正在针对特定应用场景进行优化。

AMD X3D系列处理器积热问题引起硬件故障 官方联合主板商限制SoC电压

凭借3D堆叠缓存技术，AMD X3D系列处理器在应对缓存敏感型游戏时能明显提升帧数表现与运行稳定性。但芯片堆叠结构也带来了散热压力，近年来国内外多位用户反馈其X3D处理器出现异常高温现象，部分故障甚至导致整机硬件损坏。

多代产品均现故障报告

根据用户反映，该问题已覆盖锐龙5000X3D、锐龙7000X3D及最新的锐龙9000X3D系列。故障表现为处理器在正常或低负载下温度异常升高，部分案例中主板、内存等配件也连带受损。目前相关案例在国内外持续出现。

堆叠缓存加剧积热

X3D系列的核心特征是在计算芯片上方额外堆叠一层大容量三级缓存，以缩短数据存取路径。然而物理堆叠使芯片热密度显著上升，缓存层与核心层之间的热量传导受阻，导致局部积热难以快速排出，成为异常高温的主要原因。

“近些年，国内外有不少玩家遭遇了X3D处理器异常高温的情况，其中部分故障直接导致了整机硬件的损坏。”

官方应对措施

针对这一情况，AMD联合主板厂商已将处理器的SoC电压上限限制在1.3V以内。该举措旨在通过控制核心供电来减少额外发热，从而降低风险。不过截至目前AMD尚未公布针对已出现故障的修复方案或长期解决方法。

X3D系列是AMD在游戏处理器市场的重要卖点，持续出现的积热与故障案例可能对该系列产品的用户信任度构成挑战。

（图源：AMD）要知道，电脑可是有主动散热的，放在没有主动散热的手机上只会更糟。堆叠才是芯片的未来？在小雷看来，把芯片叠起来，大概率会成为以后的常态。毕竟在摩尔定律逼近瓶颈的当下，芯片越来越难单纯依靠缩小尺寸获得提升，把不同部分拆开制造，再根据需求重新组合，已经是Intel和AMD验证过的路线，而海力士不过是沿着这个思路继续推进而已。其实华为今年提出的韬定律也是一种类似的思路，即通过优化晶体管等设计，突破传统平面布局的物理边界，提高系统级并行度和效率，降低端到端响应延迟。

ChinaJoy 2026定档7月31日 端侧AI软硬件进展同步加速

2026年7月31日，主题为“与AI同游”的ChinaJoy 2026将在上海开幕。腾讯、网易、索尼、高通、迈从、清闲等900家泛娱乐展商将联袂呈现全球娱乐业盛宴，AI加持下的终端、外设、机器人、显示、芯片等硬科技品牌将与游戏内容行业跨界融合。

端侧AI硬件：旗舰机先行，产业链底层布局已启

在ChinaJoy即将展示大量AI应用的同时，产业界正从硬件和软件两端推动端侧AI落地。海力士近期启动人员招聘，显示部分厂商已着手从底层硬件为端侧AI提供支撑。智谱、阶跃星辰、面壁智能等公司也在持续优化端侧大模型，而头部厂商的Agent应用如Xiaomi miclaw和小布Next已进入测试阶段。

端侧Agent是指部署在设备本地的人工智能代理，可调用本地大模型完成语音指令、场景识别等任务，减少云端依赖，提升隐私保护和响应速度。从行业趋势看，端侧Agent距离“能用”已不遥远。

普及障碍：成本、封装与散热瓶颈

支撑端侧AI运行的新硬件技术短期内仍主要服务于旗舰手机。该技术成本较高，封装工艺复杂，散热难题尚未完全解决。这些因素使其在中低端机型上部署缓慢——厂商在当前价位更倾向于在电池、屏幕、影像等显性配置上投入预算。

不过，海力士的招聘信号以及端侧大模型的优化进展，预示产业链正在从底层解决上述约束。硬件与软件的双向协同有望逐步降低门槛。

ChinaJoy 2026：从硬件到内容的AI生态全景

AI加持的终端、外设、机器人、显示、芯片等品牌将在ChinaJoy 2026上与游戏内容企业跨界合作，为观众带来互动娱乐新体验。雷科技创始人兼总编辑罗超将率领报道团空降上海，对展会进行全程报道。

腾讯、网易、索尼、高通、迈从、清闲等共计 900 家泛娱乐展商，联袂呈现全球娱乐业饕餮盛宴。

随着端侧AI软硬件的成熟，2026年ChinaJoy将成为观察AI与娱乐深度融合的关键窗口。