AMD Zen 6架构拟引入低功耗核心 拼凑方案引关注

据快科技8月2日消息，AMD计划在其Zen 6架构中引入LP低功耗核心，与标准Zen 6和高密度Zen 6c同列，InstLatX64披露了该核心的具体细节。

低功耗核心设计亮点

这种低功耗核心并非全新设计，而是采用了一项集成策略，其将整合过去几代Zen架构中的部分组件，为用户提供性能与功耗之间更灵活的选择方案。

InstLatX64今日披露了这种低功耗核心的更多细节。

“缝缝补补”的核心方案

据透露，该低功耗核心的设计手法尚属AMD首次采用，通过跨代技术的拼凑组合而成，被业内描述为“缝缝补补”的模式。

术语解析

LP低功耗核心，顾名思义，其主要侧重于降低处理器的能量消耗，通常用于对功耗敏感的设备场景。

Zen 6 LP处理器架构爆料：模块融合与性能调整

根据最新爆料，AMD下一代低功耗处理器Zen 6 LP将采用多代架构模块的混合设计。在指令集层面，Zen 6 LP将使用Zen 6 ISA，确保软件兼容性与标准Zen 6核心保持一致；然而，微架构层面的核心组件如分支预测器、调度器和执行引擎，则沿用了Zen 5的设计。此外，浮点单元回退至Zen 4架构，缓存配置也显著缩减。

指令集与微架构设计

Zen 6 LP的指令集采用Zen 6 ISA，这意味着从软件层面无法分辨其与标准Zen 6核心的区别。然而，在微架构设计上，AMD选择了不同代的混合方案。Zen 6 LP的核心模块，包括分支预测器、调度器及执行引擎，均基于Zen 5架构构建。这种设计有助于简化研发流程，降低复杂性。

“软件看到的特性和标准Zen 6核心完全一致，不会出现兼容性问题。”

浮点单元与缓存配置

与当前设计不同的是，Zen 6 LP的浮点单元回退到Zen 4架构。这一调整意味着AVX-512指令可能通过两路256位运算实现，而非标准512位数据通路。此外，缓存配置也有大幅缩减。二级缓存恢复为Zen 3时代的每核心512KB，三级缓存则直接借用Zen 2 Mendocino移动APU的设计方案，每核心仅1MB，而标准Zen 2为每核心4MB。

缓存作为处理器内部的重要组件，其占用芯片面积的比例较高。因此，大幅削减缓存配置可以显著压缩芯片面积并降低功耗，这是Zen 6 LP设计的重要考量。

设计意图与优势

从工程角度看，Zen 6 LP的拼凑设计意图明确：通过组合已有的成熟模块，快速组装出一颗低功耗核心，从而省去从零研发的时间和成本。同时，在软件层面以标准Zen 6身份运行，确保兼容性和生态支持。

这种模块化的设计方式，有助于AMD在不同性能需求的场景中灵活部署，同时保持产品线的竞争力。